FPGA的高速多通道数据采集控制器IP核设计

Abstract

介绍基于fPgA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A/d转换器件(AdS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在XIlInX公司的ISE开发工具中,利用fPgA器件中的硬fIfO控制器辅助设计IP核,利用嵌入式开发工具Edk建立fPgA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。